（一）高速串行鏈路設計基本知識
一、802.3ap以及OIF標準幾種高速串行鏈路的幾種無源標準解讀
1.10G_KX4無源標準； 2.10G-KR標準； 3.11G-SR標準；
4.接口速率與系統(tǒng)設計的關系；5.高速鏈路設計的技術挑戰(zhàn)；
二、標準中涉及的基礎知識
1.為什么采用差分阻抗？緊耦合還是松耦合？
2.標準中提到的插損和回損的概念是什么？用什么來表征？
3.眼圖和誤碼率的關系是什么？如何評判系統(tǒng)的可行性？
（二）高速串行鏈路如何優(yōu)化得到更好的系統(tǒng)裕量
一、高速串行鏈路的無源優(yōu)化
1.高速鏈路由哪些環(huán)節(jié)組成？ 2.阻抗控制和S參數的關系；
3.三維場分析工具介紹； 4.三維建模實例演示；
5.串行鏈路各個環(huán)節(jié)分析； 6.無源性能的整體評估；
二、高速鏈路的有源仿真與測試
1. Hspice模型與AMI模型； 2.有源仿真實例講解；
3.均衡和預加重原理； 4.均衡預加重的參數調節(jié)實例
三、高速測試技術
1.如何測試差分阻抗？使用什么儀器？如何分析測試結果？
2.S參數如何獲得？什么因素影響我們獲得準確的S參數？
3.如何選擇合適的示波器？示波器的帶寬和探頭如何選擇？購買示波器需要評估的硬指標是什么？
4.如何進行抖動的分解？如何通過時域和頻域的方法來識別各類抖動？這些抖動對系統(tǒng)有什么影響? 5.高速系統(tǒng)的測試和綜合評估；
四、影響高速設計的因素
1.板材； 2.加工； 3.連接器評估； 4案例分析；
（三）高速DDR設計與案例分析
一、DDR DDRII DDRIII介紹
1.SRAM和DDR； 2.DDRII； 3.DDRIII； 4.DDR DDRII DDRIII之間的區(qū)別；
5.為什么相同的工作核心頻率DDRIII會更快？
二、DDR電路的基本概念
1.slot和rank的概念，你設計的系統(tǒng)是幾個slot幾個rank呢？
2.驅動模式以及ODT的選擇，ODT對信號質量有什么影響？
3.讀寫操作在時序中對應的是中心對齊還是邊沿對齊？
4.你的系統(tǒng)中用到的是UDIMM還是RDIMM？他們的區(qū)別是什么?
三、DDR 拓撲的選擇與信號完整性仿真
1. DDR信號分類；2.數據線ODT以及驅動方式的選擇；
3. T型拓撲以及菊花鏈拓撲；那個拓撲更好？
4. flytime的測量基準是什么？為什么要用flytime進行時序仿真？
四、時序仿真分析與實例
1.源同步與外同步； 2.時序計算各構成要素解析；
3.結合芯片datasheet進行時序計算實例；4.DDRIII仿真面臨的挑戰(zhàn)；
5. DDRIII仿真需要注意的問題； 6.包含串擾信息的DDRIII仿真實例演示；
五、DDR在PCB中布局布線的注意事項
1.選擇fly-by拓撲結構還是選擇T型拓撲； 2.DDR設計中的阻抗控制；
3.如何選擇合適的驅動方式和ODT數值？
4.系統(tǒng)中需要用到內存條時該如何進行設計？ 5.DDR電路設計的一般準則
（四）仿真工具在產品開發(fā)中的綜合應用
1.拓撲優(yōu)化和匹配策略對信號完整性的改善； 2.PI仿真及EMC的輻射發(fā)射輔助定位；
3.各仿真工具在高速鏈路設計中的綜合應用； 4.時序仿真及DDR參數掃描；