《信號完整性分析》 作者：(美)伯格丁(Bogatin,E.)著，李玉山譯，本培訓以李玉山等翻譯的《信號完整性分析》內(nèi)容為背景，針對國內(nèi)高速電子設計中對性能分析和提高的需求，突出重點、難點。內(nèi)容涉及各種最新的高速電路設計與信號、電源完整性分析要點。另講課內(nèi)容屆時根據(jù)實際情況會有所調(diào)整。
第一講 高速電路設計與信號完整性初階
介紹當今國內(nèi)外各種互連設計及分析技術、仿真軟件優(yōu)劣等概況；概述后面諸講的各種基本概念。同時，簡要介紹相關技術資料、國內(nèi)出版的原版譯著情況等。

第二、三、四講 信號/互連帶寬與時域阻抗

介紹信號完整性的主要對象——時域上升邊及頻域帶寬。介紹信號帶寬、互連本征帶寬、互連本征上升時間、互連模型帶寬、測量帶寬、互連阻抗、時域阻抗、方塊電阻等概念。

第五、六講 電容/電感效應與趨膚擠近

分析電感、SSN及地彈，討論如何設計電源、地平面、出砂孔？如何善用導磁物質(zhì)？如何設計及安裝電容器的去耦量？簡述介電常數(shù)、導磁率等概念。分析自感、互感、凈電感、回路電感、方塊電感，趨膚/擠近與渦流效應。

第七講 互連線的模型、阻抗及過孔地彈

介紹互連線的傳輸線模型、阻抗及時延分析技術。以常見穿過電源/地平面的信號過孔為例，剖析過孔引起的地彈噪聲。介紹互連線仿真建模技術及空間延伸概念。介紹輸入阻抗、瞬時阻抗、特性阻抗的不同用途。

第八講 PCB單線網(wǎng)反射/時延退化與對策

介紹高速PCB的TDR阻抗測試技術，典型的TDR應用和測試。分析各種單線網(wǎng)的拓撲設計、各種單線網(wǎng)模型分析；互連阻抗臺階、感性、容性突變下的多種反射/時延退化現(xiàn)象。介紹菊花鏈、遠端簇、源端匹配及補償對策等。

第九講 損耗退化/ISI改善技術

分析趨膚/擠近效應下的導線損耗和介質(zhì)損耗如何造成上升邊損耗退化？分析介質(zhì)損耗與耗散因子的特點，損耗如何吃掉高頻分量？如何影響時序完整性？如何用眼圖分析符號間干擾ISI及抖動？
介紹常見眼圖所反映的信號完整性、時序完整性問題；抖動產(chǎn)生的原因；抖動的分類和分析方法，探討多種預加重及均衡改善技術。

第十講 PCB多線網(wǎng)間串擾與減小措施

基于互容、互感的傳輸線串擾分析技術，深入研究微帶線、帶狀線的近端、遠端串擾模型及飽和長度。介紹串擾如何形成時序錯位？為什么帶狀線沒有遠端串擾？如何設計防護線、屏蔽線？介紹如何設計微帶線和帶狀線以避免串擾？

第十一講 差分對設計與共模/EMI抑制

介紹流行的差分對設計口訣。重點介紹差分信號及阻抗/共模信號及阻抗、奇模阻抗/偶模阻抗、差分—共模、奇模—偶模的分解及倍數(shù)關系。介紹“奇小偶大”、“奇快偶慢”的原理。介紹基于差分對模型的串擾新解。介紹差分對設計、匹配設計技術及性能分析、研究共模抑制及EMI屏蔽問題，介紹雙絞線、電感扼流圈、磁芯磁環(huán)的性能特點。

第十二講 S-參數(shù)仿真/測量及應用

S-參數(shù)是刻畫互連新的完備標準。介紹S-參數(shù)仿真和測量。包括：S-參數(shù)矩陣、返回損耗S11、插入損耗S21與互連透明度、串擾及差分S-參數(shù)。重點討論單線網(wǎng)雙端口的窄帶下沖及差分對S-參數(shù)的測量/仿真與轉換技術。同時，將時域眼圖生成與頻域S-參數(shù)測量做一個一體化對接介紹。

第十三講 電源完整性分析與電源分配網(wǎng)絡設計

電源完整性(PI)只是電源網(wǎng)絡設計的目標之一。電源分配網(wǎng)絡(PDN)，包含從穩(wěn)壓模塊(VRM)到芯片焊盤；再到裸芯片內(nèi)分配電壓/電流的所有互連。推介有效的目標阻抗法(FDTI)，重點對去耦電容器的數(shù)量與容量選擇技術、寄生固有電感/安裝電感/擴散電感的降低技術進行充分的分析與設計。
數(shù)�；旌显O計重點是電源分配網(wǎng)絡PDN的設計；設計重心在于如何設計電源/地平面及抑制噪聲。此外，還可以對數(shù)/模的信號網(wǎng)絡進行有效的隔離和濾波。

第十四講 鏈路I/O接口與抖動分析

介紹信號完整性技術的新進展：一個是為何鏈路分析成為重點關注對象；一個是如何對抖動進行分析。
課后附件：1. 課后考核——SI培訓結業(yè)考查題
▲ 提供一份“SI培訓結業(yè)考查題及參考答案”，供對照。
2. 課后仿真——串擾仿真示例
▲ 提供文件指導如何用軟件Hyperlynx仿真信號完整性問題，給出串擾仿真示例。
3. 課后復習——PPT及外文資料
▲ 提供上述所有各講的PPT原稿及有關外文參考文獻，供課后復習。